现在位置: 首页

Zynq uboot 擦除QSPI FLASH错误:SF: xxxx bytes @ xxxx Erased: ERROR

2017年05月17日 常见问题  ⁄ 共 512字 暂无评论 ⁄ 阅读 14 次
近几天把uoot移植到板子上做测试,打算做个在线升级。经测试uboot对QSPI Flash的读取没有问题,应用程序已能够成功加载启动,当我修改了uboot的环境变量下次启动时发现并没有生效,这就奇怪了,于是使用如下命令测试了一下flash的擦除: erase error 于是上网查了一下,在赛灵思官网上查到了原因及解决办法: error solution 原文地址 : http://www.xilinx.com/support/answers/60539.html 错误原因:由于选用的flash是按扇区...
阅读全文

quartus找不到硬件USB-blaster及驱动无法安装,解决方法

2017年04月25日 常见问题  ⁄ 共 2278字 暂无评论 ⁄ 阅读 35 次
一、Windows无法正常驱动USB-Blaster Win7、Win8、Win10操作系统安装USB-Blaster驱动程序过程中无外乎两个问题: 1、Windows无法安装USB-Blaster。 2、文件的哈希值不在指定的目录文件中. 下面以上提供两个问题的完整解决办法,Win7、Win8、Win10系统的解决过程是类似的,只是界面不一样而已。 问题一:Windows无法安装USB-Blaster no 解决办法: 1、进入,计算机–>>设备管理器。 2、找到设备USB-Blaster,此时是带有黄...
阅读全文

vhdl 语法总结<三>

2017年04月21日 FPGA开发  ⁄ 共 3102字 暂无评论 ⁄ 阅读 7 次
三、        并发代码 VHDL中并发描述语句有WHEN和GENERATE。除此之外,仅包含AND, NOT, +, *和sll等逻辑、算术运算操作符的赋值语句也是并发执行的。在BLOCK中的代码也是并发执行的。 从本质上讲,VHDL代码是并行执行的。只有PROCESS, , PROCEDURE内部的代码才是顺序执行的。但是当它们作为一个整体时,与其他模块之间又是并行执行的。并发代码称为“数据流”代码。 通常我们只能用并发描述语句来实现组合逻辑电路,为了实现时序...
阅读全文

vhdl 语法总结<二>

2017年04月19日 FPGA开发  ⁄ 共 2444字 暂无评论 ⁄ 阅读 12 次
二、        运算操作符和属性 1.       运算操作符 l  赋值运算符 赋值运算符用来给信号、变量和常数赋值。 <=    用于对SIGNAL类型赋值; :=     用于对VARIABLE,CONSTANT和GENERIC赋值,也可用于赋初始值; =>    用于对矢量中的某些位赋值,或对某些位之外的其他位赋值(常用OTHERS表示)。 例: SIGNAL x: STD_LOGIC; VARIABLE y: STD_LOGIC_VECTOR(3 DOWNTO 0);  –最左边的位是MSB SIGNAL w: STD_LOGIC_VE...
阅读全文

vhdl 语法总结<一>

2017年04月17日 FPGA开发  ⁄ 共 2267字 暂无评论 ⁄ 阅读 13 次
一、        数据类型 1.用户自定义数据类型 使用关键字TYPE,例如: TYPE my_integer IS RANGE -32 TO 32; –用户自定义的整数类型的子集 TYPE student_grade IS RANGE 0 TO 100; –用户自定义的自然数类型的子集 TYPE state IS (idle, forward, backward, stop); –枚举数据类型,常用于有限状态机的状态定义 一般来说,枚举类型的数据自动按顺序依次编码。 2.子类型 在原有已定义数据类型上加一些约束...
阅读全文

spi-master VHDL实现(转)

2017年03月08日 FPGA开发  ⁄ 共 7147字 暂无评论 ⁄ 阅读 32 次
--===========================================================================-- -- -- -- Synthesizable Serial Peripheral Interface Master -- -- -- --===========================================================================-- -- -- File name : spi-master.vhd -- -- Entity name : spi-master -- -- Purpose : Implements a SPI Master Controller -- -- Dependencies : ieee.std_logic_116...
阅读全文

zynq 纯逻辑开发(VIVADO)-不使用PS部分

2017年01月16日 FPGA开发  ⁄ 共 1049字 暂无评论 ⁄ 阅读 71 次
由于刚接触zynq不久,以为zynq开发必须结合PS端,今天快下班的时候,听大师傅说zynq可以不使用PS,完全把片子拿来当FPGA用,觉得有必要测试一下。。。 查找原理图,看到有个100M的晶振接到了ZYNQ的Y9脚上, GCLK 写了一个点灯的程序用来测试 code 一秒闪一次,占空比50% 下面是管脚约束文件 pin 下面开始测试: 1.生成BitStream BitStream 经过几分钟的综合、实现之后弹出对话框 open hardware manager 打开硬件管理器之后,给...
阅读全文

vhdl中的类型转换

2017年01月10日 FPGA开发  ⁄ 共 2236字 暂无评论 ⁄ 阅读 42 次
VHDL Type Cast and Conversion Functions IEEE VHDL'87/VHDL'93 SYNOPSYS proprietary draft math std_logic_1164.vhd (ieee) standard.vhd (std) std_logic_arith.vhd    (ieee) mathpack.vhd numeric_std.vhd    (ieee) textio.vhd   (std) std_logic_misc.vhd     (ieee)   numeric_bit.vhd    (ieee)   std_logic_signed.vhd   (ieee)       std_logic_unsigned.vhd (ieee)       std_logic_textio.vhd  ...
阅读全文

Error:Failed to execute: ./create-this-app –cpu-name cpu –no-make

2016年11月08日 常见问题  ⁄ 共 1365字 评论 1 条 ⁄ 阅读 560 次
今天编写程序,qsys添加外部组件SRAM后,无法创建NIOS II工程,有如下错误: “Error:Failed to execute: ./create-this-app --cpu-name cpu --no-make SEVERE: CPU "cpu" exception memory "sram" has no matching memory region. WARNING: Tcl script "bsp-set-defaults.tcl " error: CPU "cpu" exception memory "sram" has no matching memory region. SEVERE: [Error] altera_hal_linkerx_generator: Required linker sect...
阅读全文

×