现在位置: 首页

RAM-Based Shift Register的理解

2018年05月22日 FPGA开发  ⁄ 共 496字 RAM-Based Shift Register的理解已关闭评论
举例说明,datasheet中给出了如下图所示例子: Shift Register 其中a抽头数为1,输入为8位,输出也为8位; b抽头数为4,输入为8位,因为有4个抽头,所以输出最多为4 X 8bit = 32位,同时也可以输出8位(与输入位宽一样) 如下图,配置起来非常灵活: shift_ram_1 shift_ram_2 总结概括起来:(基于上边的例子)基于RAM的移位寄存器可以输出shiftout[7..0],跟输入位宽一样。也可以输出taps[31:0],抽头就是输出位置,可以并行的...
阅读全文

BT656数据解码时序分析小记

2018年05月21日 FPGA开发  ⁄ 共 367字 BT656数据解码时序分析小记已关闭评论
项目需要解码BT656数据做视频处理,使用fpga实现,写了个testbench模拟测试解码模块的功能,如下图所示(注意静态时序分析): data_flow 上图为整体数据流,在外界pix_clk的推动下,数据源源不断的被处理。 下图为寻找SAV标致并使能数据有效信号: sav 下图为寻找EAV标致并去使能数据有效:信号: eav
阅读全文

Vivado 时序 – 什么是 TNS、WNS、THS 和 WHS

2018年05月18日 FPGA开发  ⁄ 共 312字 Vivado 时序 – 什么是 TNS、WNS、THS 和 WHS已关闭评论
编译完一个工程,会在Design Runs界面看到如下图内容: vivado 只知道这些数值和时序有关,不知道叫啥名,查看光放资料了解到各自的名字: WNS 代表最差负时序裕量 (Worst Negative Slack) TNS 代表总的负时序裕量 (Total Negative Slack),也就是负时序裕量路径之和。 WHS 代表最差保持时序裕量 (Worst Hold Slack) THS 代表总的保持时序裕量 (Total Hold Slack),也就是负保持时序裕量路径之和。   这些值告诉您的设计与...
阅读全文

GNU LD 链接器脚本中 location counter 到底是怎样改变的?

2018年05月10日 常见问题  ⁄ 共 1271字 GNU LD 链接器脚本中 location counter 到底是怎样改变的?已关闭评论
本文内容无意间搜到,正好之前也有这个困惑,所以转来做个备份: 引入问题; 我写了一个简单的汇编语言例程,text.s section .text .globl _start _start: movq $1, %rax movq $0, %rbx int $0x80 用下面的ld脚本test.lds进行链接 SECTIONS { . = 0x10; label_1 = .; custom_section : { . = 0x20; label_2 = . ; label_3 = ABSOLUTE(.) ; *(.text) ; } } 链接命令为: as test.c...
阅读全文

入手便宜VPS,自己搭建梯子过程(科学上网)

2018年05月08日 环境搭建  ⁄ 共 1463字 入手便宜VPS,自己搭建梯子过程(科学上网)已关闭评论
前段时间整了一个国外VPS,想用来上gooooooooogle查查资料什么的,选的是Virmach(主要是便宜,穷。。。。。。。。。。。。。。。。): Virmach是一家成立于2014年的国外VPS主机商,主打廉价VPS套餐,产品基于OpenVZ和KVM架构,数据中心包括美国洛杉矶、纽约、达拉斯、西雅图、凤凰城、芝加哥、亚特兰大、圣何塞等。商家同时也提供大硬盘大带宽VPS主机系列。 首先登陆Virmach官网,注册账号https://virmach.com/,注册完就可以...
阅读全文

YUV格式数据接收,显示灰度图像到VGA

2018年04月15日 FPGA开发  ⁄ 共 406字 YUV格式数据接收,显示灰度图像到VGA已关闭评论
改了下ov7670的配置,改为YUV422输出,改了之后对于capture模块来说改动不是很大,像素时钟和RGB565的频率是一样的,现在亮度和速度信号分离开了,可以只把亮度信息显示出来,并在屏幕上叠加上了帧频: yuv 可以看出图像是黑白的,左下角绿色的是帧频,同时写了个uart串口模块,通过串口把帧频也打印了出来,1S打印一次: com 仔细一看串口打印的和屏幕叠加的数对不起来,串口打印的(0X1F 十进制是31),屏幕得加的是32,应该...
阅读全文

简单字符叠加测试,画框及十字线、中英文显示

2018年04月09日 FPGA开发  ⁄ 共 272字 简单字符叠加测试,画框及十字线、中英文显示已关闭评论
抽空在原来程序基础上,简单写了一个OSD模块,使用代码简单画了一个框及十字线,更复杂OSD功能还需要再深入学习: osd osd osd
阅读全文
×