现在位置: 首页 > techbulo发表的所有文章
一、Windows无法正常驱动USB-Blaster Win7、Win8、Win10操作系统安装USB-Blaster驱动程序过程中无外乎两个问题: 1、Windows无法安装USB-Blaster。 2、文件的哈希值不在指定的目录文件中. 下面以上提供两个问题的完整解决办法,Win7、Win8、Win10系统的解决过程是类似的,只是界面不一样而已。 问题一:Windows无法安装USB-Blaster no 解决办法: 1、进入,计算机–>>设备管理器。 2、找到设备USB-Blaster,此时是带有黄色感叹号的。 driver 3、右键,更新驱动程序软件。 4、要选择“浏览计算机以查找驱动程序软件(R)”,如选择......
阅读全文
  • 04月
  • 21日
FPGA开发 ⁄ 共 3102字 暂无评论 ⁄ 阅读 2 次
三、        并发代码 VHDL中并发描述语句有WHEN和GENERATE。除此之外,仅包含AND, NOT, +, *和sll等逻辑、算术运算操作符的赋值语句也是并发执行的。在BLOCK中的代码也是并发执行的。 从本质上讲,VHDL代码是并行执行的。只有PROCESS, , PROCEDURE内部的代码才是顺序执行的。但是当它们作为一个整体时,与其他模块之间又是并行执行的。并发代码称为“数据流”代码。 通常我们只能用并发描述语句来实现组合逻辑电路,为了实现时序逻辑电路,必须使用顺序描述语句。事实上,使用顺序描述语句可以同时实现组合逻辑电路和时序逻辑电路。 ......
阅读全文
  • 04月
  • 19日
FPGA开发 ⁄ 共 2444字 暂无评论 ⁄ 阅读 10 次
二、        运算操作符和属性 1.       运算操作符 l  赋值运算符 赋值运算符用来给信号、变量和常数赋值。 <=    用于对SIGNAL类型赋值; :=     用于对VARIABLE,CONSTANT和GENERIC赋值,也可用于赋初始值; =>    用于对矢量中的某些位赋值,或对某些位之外的其他位赋值(常用OTHERS表示)。 例: SIGNAL x: STD_LOGIC; VARIABLE y: STD_LOGIC_VECTOR(3 DOWNTO 0);  –最左边的位是MSB SIGNAL w: STD_LOGIC_VECTOR(0 TO 7);  –最右边的位是MSB x <= ‘1’; y := “0000”; w <= “1000_0000”;  – LSB位......
阅读全文
  • 04月
  • 17日
FPGA开发 ⁄ 共 2267字 暂无评论 ⁄ 阅读 10 次
一、        数据类型 1.用户自定义数据类型 使用关键字TYPE,例如: TYPE my_integer IS RANGE -32 TO 32; –用户自定义的整数类型的子集 TYPE student_grade IS RANGE 0 TO 100; –用户自定义的自然数类型的子集 TYPE state IS (idle, forward, backward, stop); –枚举数据类型,常用于有限状态机的状态定义 一般来说,枚举类型的数据自动按顺序依次编码。 2.子类型 在原有已定义数据类型上加一些约束条件,可以定义该数据类型的子类型。VHDL不允许不同类型的数据直接进行操作运算,而某个数据类型的子类型......
阅读全文
  • 03月
  • 08日
FPGA开发 ⁄ 共 7147字 暂无评论 ⁄ 阅读 26 次
--===========================================================================-- -- -- -- Synthesizable Serial Peripheral Interface Master -- -- -- --===========================================================================-- -- -- File name : spi-master.vhd -- -- Entity name : spi-master -- -- Purpose : Implements a SPI Master Controller -- -- Dependencies : ieee.std_logic_1164 -- ieee.std_logic_unsigned -- -- Author : Hans Huebner -- -- Email : hans at the domain hu......
阅读全文
  • 01月
  • 16日
FPGA开发 ⁄ 共 1049字 暂无评论 ⁄ 阅读 56 次
由于刚接触zynq不久,以为zynq开发必须结合PS端,今天快下班的时候,听大师傅说zynq可以不使用PS,完全把片子拿来当FPGA用,觉得有必要测试一下。。。 查找原理图,看到有个100M的晶振接到了ZYNQ的Y9脚上, GCLK 写了一个点灯的程序用来测试 code 一秒闪一次,占空比50% 下面是管脚约束文件 pin 下面开始测试: 1.生成BitStream BitStream 经过几分钟的综合、实现之后弹出对话框 open hardware manager 打开硬件管理器之后,给板子加上电,点击自动连接按钮 Search Device 看到JTAG已经扫描出了硬件,在“xc7z020_1”上右键 Program ......
阅读全文
  • 01月
  • 10日
FPGA开发 ⁄ 共 2236字 暂无评论 ⁄ 阅读 32 次
VHDL Type Cast and Conversion Functions IEEE VHDL'87/VHDL'93 SYNOPSYS proprietary draft math std_logic_1164.vhd (ieee) standard.vhd (std) std_logic_arith.vhd    (ieee) mathpack.vhd numeric_std.vhd    (ieee) textio.vhd   (std) std_logic_misc.vhd     (ieee)   numeric_bit.vhd    (ieee)   std_logic_signed.vhd   (ieee)       std_logic_unsigned.vhd (ieee)       std_logic_textio.vhd   (ieee)       attributes.vhd     (synopsys)   Numeric packages have been defined to sup......
阅读全文
今天编写程序,qsys添加外部组件SRAM后,无法创建NIOS II工程,有如下错误: “Error:Failed to execute: ./create-this-app --cpu-name cpu --no-make SEVERE: CPU "cpu" exception memory "sram" has no matching memory region. WARNING: Tcl script "bsp-set-defaults.tcl " error: CPU "cpu" exception memory "sram" has no matching memory region. SEVERE: [Error] altera_hal_linkerx_generator: Required linker section mappings do not exist: "[.entry, .exceptions, .rodata, .rwdata, .text, .bss, .heap, .stack]" ......
阅读全文
  • 09月
  • 23日
基础知识 ⁄ 共 1618字 评论 1 条 ⁄ 阅读 659 次
LVDS是一种低摆幅的差分信号技术,它使得信号能在差分PCB 线对或平衡电缆上以 几百Mbps的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗。 IEEE 在两个标准中对LVDS 信号进行了定义。ANSI/TIA/E IA -644 中,推荐最大速率为 655Mbps ,理论极限速率为1.923Gbps 一、LVDS组成 lvds LVDS 信号传输一般由三部分组成:差分信号发送器,差分信号互联器,差分信号接收器。 差分信号发送器:将非平衡传输的TTL 信号转换成平衡传输的LVDS 信号。 差分信号接收器:将平衡传输的LVDS 信号转换成非平衡传输的TTL 信号。 差分信号互联......
阅读全文
  • 09月
  • 21日
常见问题 ⁄ 共 611字 暂无评论 ⁄ 阅读 661 次
用Nios II 13.0创建工程,最后编译时出现类似”`bss' is not within region `onchip_memory“这种错误,如下图所示: bss-is-not-within-region-onchip_memory BSS等段超出了存储器容量,查找了一下工程设置,如下图所示: step1 发现现在工程的设置如下图所示: step2 默认选上了Support C++,去掉这个选项,按下图设置: step3 同时也可以把代码优化打开(上图箭头所示位置 一般选择level 02 就可以),然后点击OK,重新编译代码,一切恢复正常: success
阅读全文
  • 09月
  • 20日
常见问题 ⁄ 共 139字 暂无评论 ⁄ 阅读 630 次
刚接触QSys,今天新建了个工程,编译的时候出现如下错误: ‘’Error (170040): Can't place all RAM cells in design‘’ 解决方案: 在建nios cpu里面的onchip memory的时候大小太大了,超出了选用的FPGA的限制。 改小一点重新编译即可。
阅读全文
今天想用之前的一个硬盘文件创建虚拟机,导入时发生如下错误: virtual_error 根据错误,原来UUID已存在,不能创建,网上搜索解决办法,很简单,如下: 1.打开cmd 2.输入如下命令(需要根据你的实际路径修改) VBoxManage.exe  internalcommands  sethduuid  "F:\VirtualBox VMs\PIR228\HardDisk\Ubuntu_10.04.4.vdi"  0160913f-6e83-4cd6-97b7-c9e24d9cd26d "F:\VirtualBox VMs\PIR228\HardDisk\Ubuntu_10.04.4.vdi"这是我的路径,需要根据实际修改,上述命令的作用就是将Ubuntu_10.04.4.vdi这个文件的UUID改为 ......
阅读全文

×