现在位置: 首页 > FPGA开发 > 文章
2017年04月21日 FPGA开发 ⁄ 共 3102字 暂无评论 ⁄ 阅读 2 次
三、        并发代码 VHDL中并发描述语句有WHEN和GENERATE。除此之外,仅包含AND, NOT, +, *和sll等逻辑、算术运算操作符的赋值语句也是并发执行的。在BLOCK中的代码也是并发执行的。 从本质上讲,VHDL代码是并行执行的。只有PROCESS, , PROCEDURE内部的代码才是顺序执行的。但是当它们作为一个整体时,与其他模块之间又是并行执行的。并发代码称为“数据流”代码。 通常我们只能用并发描述语句来实现组合逻辑电路,为了实现时序...
阅读全文
2017年04月19日 FPGA开发 ⁄ 共 2444字 暂无评论 ⁄ 阅读 10 次
二、        运算操作符和属性 1.       运算操作符 l  赋值运算符 赋值运算符用来给信号、变量和常数赋值。 <=    用于对SIGNAL类型赋值; :=     用于对VARIABLE,CONSTANT和GENERIC赋值,也可用于赋初始值; =>    用于对矢量中的某些位赋值,或对某些位之外的其他位赋值(常用OTHERS表示)。 例: SIGNAL x: STD_LOGIC; VARIABLE y: STD_LOGIC_VECTOR(3 DOWNTO 0);  –最左边的位是MSB SIGNAL w: STD_LOGIC_VE...
阅读全文
2017年04月17日 FPGA开发 ⁄ 共 2267字 暂无评论 ⁄ 阅读 10 次
一、        数据类型 1.用户自定义数据类型 使用关键字TYPE,例如: TYPE my_integer IS RANGE -32 TO 32; –用户自定义的整数类型的子集 TYPE student_grade IS RANGE 0 TO 100; –用户自定义的自然数类型的子集 TYPE state IS (idle, forward, backward, stop); –枚举数据类型,常用于有限状态机的状态定义 一般来说,枚举类型的数据自动按顺序依次编码。 2.子类型 在原有已定义数据类型上加一些约束...
阅读全文
2017年03月08日 FPGA开发 ⁄ 共 7147字 暂无评论 ⁄ 阅读 26 次
--===========================================================================-- -- -- -- Synthesizable Serial Peripheral Interface Master -- -- -- --===========================================================================-- -- -- File name : spi-master.vhd -- -- Entity name : spi-master -- -- Purpose : Implements a SPI Master Controller -- -- Dependencies : ieee.std_logic_116...
阅读全文
2017年01月16日 FPGA开发 ⁄ 共 1049字 暂无评论 ⁄ 阅读 56 次
由于刚接触zynq不久,以为zynq开发必须结合PS端,今天快下班的时候,听大师傅说zynq可以不使用PS,完全把片子拿来当FPGA用,觉得有必要测试一下。。。 查找原理图,看到有个100M的晶振接到了ZYNQ的Y9脚上, GCLK 写了一个点灯的程序用来测试 code 一秒闪一次,占空比50% 下面是管脚约束文件 pin 下面开始测试: 1.生成BitStream BitStream 经过几分钟的综合、实现之后弹出对话框 open hardware manager 打开硬件管理器之后,给...
阅读全文
2017年01月10日 FPGA开发 ⁄ 共 2236字 暂无评论 ⁄ 阅读 32 次
VHDL Type Cast and Conversion Functions IEEE VHDL'87/VHDL'93 SYNOPSYS proprietary draft math std_logic_1164.vhd (ieee) standard.vhd (std) std_logic_arith.vhd    (ieee) mathpack.vhd numeric_std.vhd    (ieee) textio.vhd   (std) std_logic_misc.vhd     (ieee)   numeric_bit.vhd    (ieee)   std_logic_signed.vhd   (ieee)       std_logic_unsigned.vhd (ieee)       std_logic_textio.vhd  ...
阅读全文
2016年07月27日 FPGA开发 ⁄ 共 707字 评论 1 条 ⁄ 阅读 917 次
最近有个小项目使用到FPGA,前几天突然程序下载不进去了,一直报错“”Connected system ID hash not found on target at expected base address“”,很是郁闷,之前用着好好的。 Connected system ID 如果在“Run Configurations”中忽略ID检测继续RUN,基本上会弹出如下对话框: problem 在网上搜索解决方法,一般有如下可能:  1) unused pin没有设置,可能会收到外部信号的干扰;设置未用引脚为As input tri-stated with weak ...
阅读全文
2016年03月16日 FPGA开发 ⁄ 共 1891字 暂无评论 ⁄ 阅读 714 次
由于测试需要,网上收到的,直接贴代码,以备不时之需: #include <stdio.h> #include <unistd.h> #include "system.h" #include "alt_types.h" #include "sys/alt_flash.h" #include "sys/alt_flash_dev.h" alt_u8 epcsbuf[32]; int ret_code; alt_flash_fd* my_epcs;//定义句柄 main() { my_epcs = alt_flash_open_dev("/dev...
阅读全文
2014年08月21日 FPGA开发 ⁄ 共 1916字 暂无评论 ⁄ 阅读 49 次
NiosII处理器的启动可采用两种方式: 自动初始化和用户自定义初始化,nios中alt_main 和main的区别也在这里。 如果NiosII处理器自动初始化,ANSI C标准定义应用程序可以通过调用main()来开始执行。在调用main()之前,应用程序假定运行环境和所有的服务系统都被初始化并准备运行。初始化可以被硬件抽象层(HAL)系统库自动执行。程序员不需要考虑系统的输出设备以及如何初始化每一个外设,HAL会自动初始化整个系统。 如果用户要...
阅读全文

×