现在位置： 首页 > 减运算符

Verilog中缩减运算符 形式如a=^b; a=|b; a=&b

2020年03月05日 ⁄ FPGA开发 ⁄ 共 114字 ⁄ Verilog中缩减运算符 形式如a=^b; a=|b; a=&b已关闭评论 ⁄ 阅读 7,460 次
Verilog中缩减运算符 形式如a=^b; a=|b; a=&b
如a=^b; a=|b; a=&b，其中a为1位，b>1位 计算过程，以a=&b为例： b的最低位和b的次低位进行按位与运算，得到的结果在和次高位进行按位与运算。然后结果再和此次高位按位与运算，直到最高位为止，然后将得到的结果赋值给a。
      阅读全文

返回首页

Copyright © 2013-2022 技术部落  保留所有权利.   Theme by TechBulo
鲁ICP备2021001121号-1
节
春
×