现在位置: 首页 > vhdl
2017年09月08日 FPGA开发 ⁄ 共 643字 评论 2 条 ⁄ 阅读 26 次
最近项目中使用到了18B20温度传感器,平台使用的altera的FPGA,由于温度对系统的稳定运行很重要。要时刻检测,低于某个温度要开启加热,考虑到使用软件读要占用CPU时间,决定把读取18B20温度写到硬件中去。 18B20的时序还是比较简单的,网上有详细的资料介绍,在此只是记录一下调试过程: 写完时序下载到FPGA之后,读到的数据全是FFFF,开始以为时序写的不对,对照着18B20时序看了好久感觉没问题,最后没有办法使用示波器查看读...
阅读全文
2017年01月10日 FPGA开发 ⁄ 共 2236字 暂无评论 ⁄ 阅读 69 次
VHDL Type Cast and Conversion Functions IEEE VHDL'87/VHDL'93 SYNOPSYS proprietary draft math std_logic_1164.vhd (ieee) standard.vhd (std) std_logic_arith.vhd    (ieee) mathpack.vhd numeric_std.vhd    (ieee) textio.vhd   (std) std_logic_misc.vhd     (ieee)   numeric_bit.vhd    (ieee)   std_logic_signed.vhd   (ieee)       std_logic_unsigned.vhd (ieee)       std_logic_textio.vhd  ...
阅读全文

×