技术部落

最近在xilinx的zynq平台上做视频方面的测试，使用VDMA、VTC及VID_Out IP等模块，刚开始自己写了个VGA时序模块测试VDMA的配置是正常的，图像能显示，但是图像对不齐，这是自己写的IP 对AXI STREAM总线的tlast处理的有问题，只是测试用没在深入修改，后续项目中打算使用xilinx自带的Ip来完成，所有测试了上边说的那些IP。 在测试中一直没有视频显示到VGA监视器上。因为之前VDMA模块已经测试过了，从DDR读取数据到PL是正常的，所以...