现在位置: 首页 > vhdl 语法
2017年04月21日 FPGA开发 ⁄ 共 3102字 vhdl 语法总结<三>已关闭评论 ⁄ 阅读 2,766 次
三、        并发代码 VHDL中并发描述语句有WHEN和GENERATE。除此之外,仅包含AND, NOT, +, *和sll等逻辑、算术运算操作符的赋值语句也是并发执行的。在BLOCK中的代码也是并发执行的。 从本质上讲,VHDL代码是并行执行的。只有PROCESS, , PROCEDURE内部的代码才是顺序执行的。但是当它们作为一个整体时,与其他模块之间又是并行执行的。并发代码称为“数据流”代码。 通常我们只能用并发描述语句来实现组合逻辑电路,为了实现时序...
阅读全文
2017年04月19日 FPGA开发 ⁄ 共 2444字 vhdl 语法总结<二>已关闭评论 ⁄ 阅读 2,400 次
二、        运算操作符和属性 1.       运算操作符 l  赋值运算符 赋值运算符用来给信号、变量和常数赋值。 <=    用于对SIGNAL类型赋值; :=     用于对VARIABLE,CONSTANT和GENERIC赋值,也可用于赋初始值; =>    用于对矢量中的某些位赋值,或对某些位之外的其他位赋值(常用OTHERS表示)。 例: SIGNAL x: STD_LOGIC; VARIABLE y: STD_LOGIC_VECTOR(3 DOWNTO 0);  –最左边的位是MSB SIGNAL w: STD_LOGIC_VE...
阅读全文
2017年04月17日 FPGA开发 ⁄ 共 2267字 vhdl 语法总结<一>已关闭评论 ⁄ 阅读 901 次
一、        数据类型 1.用户自定义数据类型 使用关键字TYPE,例如: TYPE my_integer IS RANGE -32 TO 32; –用户自定义的整数类型的子集 TYPE student_grade IS RANGE 0 TO 100; –用户自定义的自然数类型的子集 TYPE state IS (idle, forward, backward, stop); –枚举数据类型,常用于有限状态机的状态定义 一般来说,枚举类型的数据自动按顺序依次编码。 2.子类型 在原有已定义数据类型上加一些约束...
阅读全文
×