现在的位置: 首页 > FPGA开发 > 正文

BT656数据解码时序分析小记

2018年05月21日 FPGA开发 ⁄ 共 367字 ⁄ 字号 BT656数据解码时序分析小记已关闭评论

项目需要解码BT656数据做视频处理,使用fpga实现,写了个testbench模拟测试解码模块的功能,如下图所示(注意静态时序分析):

data_flow

data_flow

上图为整体数据流,在外界pix_clk的推动下,数据源源不断的被处理。

下图为寻找SAV标致并使能数据有效信号:

sav

sav

下图为寻找EAV标致并去使能数据有效:信号:

eav

eav

×